Reuse in electronic design : from information modelling to intellectual properties /
από: Cornadi, Peter.
Στοιχεία έκδοσης: (1999)
- Εμφάνιση παραπομπής
- Αποστολή με email
- Αποθήκευση
- Στα αγαπημένα
- Σελιδοδείκτης
- Προσθήκη στο καλάθι Αφαίρεση από το καλάθι
Formal equivalence checking and design debugging /
Αποθηκεύτηκε σε:
| Κύριος συγγραφέας: | Huang, Shi-Yu , 1965- |
|---|---|
| Άλλοι συγγραφείς: | Cheng, Kwang-Ting 1961- |
| Μορφή: | Βιβλίο |
| Γλώσσα: | English |
| Στοιχεία έκδοσης: |
Boston :
Kluwer Academic Publishers,
1998
|
| Ταξινομικός αριθμός: |
621.3815 HUA |
| Θέματα: | |
| Ετικέτες: |
Προσθήκη ετικέτας
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Παρόμοια τεκμήρια
-
Reuse in electronic design : from information modelling to intellectual properties /
από: Cornadi, Peter.
Στοιχεία έκδοσης: (1999) -
The art and science of analog circuit design
Στοιχεία έκδοσης: (1998) -
Electronic design automation : synthesis, verification, and test /
Στοιχεία έκδοσης: (2009) -
Asynchronous circuit design /
από: Myers, Chris J., 1969-
Στοιχεία έκδοσης: (2001) -
Advanced formal verification /
Στοιχεία έκδοσης: (2004)


